PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-284463

(43) Date of publication of application: 12.10.2001

(51)Int.CI.

H01L 21/8234

H01L 27/088

H01L 21/283

H01L 21/316 H01L 21/318

H01L 27/10

(21)Application number: 2000-092672

(71)Applicant: NEC CORP

(22)Date of filing:

30.03.2000


(72)Inventor: TOGO MITSUHIRO

(54) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING IT

(57) Abstract:

PROBLEM TO BE SOLVED: To form a gate insulating film having equal to or more than two kinds of film thicknesses in the same substrate with an excellent stability and controllability.

SOLUTION: At first, a silicon nitride film 7 having a first thickness is formed on an entire surface of an element region, and next after the silicon nitride film is removed only from the region having a second thickness, again the silicon oxide is formed on the entire surface by the method combined oxidation with nitriding. Then, because a portion of silicon nitride film has a strong oxidation resistance, the film thickness does not increase and keeps a determined film thickness in the early stage, and the silicon oxide 11 having the second thickness is formed on the other portion. In this way because of forming two kinds of film thicknesses at once, both film thicknesses can be formed with the excellent stability and controllability.



LEGAL STATUS

[Date of request for examination]

15.02.2001

[Date of sending the examiner's decision of

06.03.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-284463

(P2001-284463A)

(43)公開日 平成13年10月12日(2001.10.12)

(51) Int.Cl.7		識別記号	FΙ	FΙ				テーマコート*(参考)	
H01L	21/8234		H01	L 21	/283		N	4M104	
11012	27/088			21	21/316		S	5 F 0 4 8	
	21/283						X	5F058	
	21/316			21	/318		С	5 F O 8 3	
	21/010			27	27/10		461		
		審查請	求有	請求項	の数9	OL	(全 8 頁)	最終頁に続く	
(21)出願番号		特顏2000-92672(P2000-92672)	(71) {	人類出	000004	237 !気株式	公会社		
(22)出顧日		平成12年3月30日(2000.3.30)	(72)	東京都港区芝五丁目7番1号 (72)発明者 東郷 光洋					
					式会社				

(74)代理人 100096253

弁理士 尾身 祐助


最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 同一基板上に2種類以上の膜厚を有するゲート絶縁膜を、安定かつ制御性良く形成する。

【解決手段】最初に素子領域全面に第1の厚みを持つシリコン窒化膜7を形成し、次に第2の厚みを形成する領域のみシリコン窒化膜を除去した後、再び全面に酸化と窒化を組み合わせた方法によりシリコン酸化膜を形成する。この時シリコン窒化膜の部分は耐酸化性が強いため膜厚は増えず初期に決定した膜厚であり、他の部分は第2の厚みを持ったシリコン酸化膜11が形成される。このようにして2種類の膜厚を一度で形成するため、両膜厚を安定かつ制御性よく形成することができる。



(2)

1

【特許請求の範囲】

【請求項1】 同一基板上にそれぞれ異なる膜厚のゲー ト絶縁膜を有する複数の電界効果トランジスタが形成さ れた半導体装置において、膜厚が最も薄いゲート絶縁膜 はシリコン基板に直接接する耐酸化性膜を含んで形成さ れ、それ以外の膜厚のゲート絶縁膜はシリコン酸化膜ま たはシリコン酸窒化膜を含んで形成されていることを特 徴とする半導体装置。

【請求項2】 前記各ゲート絶縁膜は、上層部にそれぞ れ誘電率が窒化シリコンより高い高誘電率膜を有すると 10 とを特徴とする請求項1記載の半導体装置。

【請求項3】 前記耐酸化性膜がシリコン窒化膜である ことを特徴とする請求項1または2記載の半導体装置。 【請求項4】 前記シリコン窒化膜の窒素含有率が、1 2~57atom%であることを特徴とする請求項3記 載の半導体装置。

【請求項5】 前記シリコン酸化膜または前記シリコン 酸窒化膜の窒素含有率が、5atom%以下であること を特徴とする請求項1~4の何れかに記載の半導体装

【請求項6】 複数の素子領域内にそれぞれ異なる膜厚 のゲート絶縁膜を有する電界効果トランジスタを含む半 導体装置の製造方法であって、

- (1)複数の素子領域にそれぞれ薄い第1の膜厚の耐酸 化性膜を形成する工程と、
- (2) 薄いゲート絶縁膜を形成する素子領域上を除く領 域の前記耐酸化成膜をエッチング除去する工程と、
- (3) 前記耐酸化性膜を酸化または酸窒化マスクとして 酸化または酸窒化を行い、前記耐酸化性膜が形成された 領域以外の素子領域上に前記第1の膜厚より厚いシリコ 30 ン酸化膜またはシリコン酸窒化膜を形成する工程と、
- (4) 導電膜を堆積してれをバターニングして複数の素 子領域にゲート電極を形成する工程と、
- (5) 複数の素子領域内にそれぞれソース・ドレイン領 域を形成する工程と、を有することを特徴とする半導体 装置の製造方法。

【請求項7】 前記素子領域が3以上存在し、前記第1 の膜厚のゲート絶縁膜と最大膜厚のゲート絶縁膜との間 の中間膜厚のゲート絶縁膜をそれぞれ有する電界効果ト ランジスタを有する半導体装置の製造方法であって、前 記第(3)の工程と前記第(4)の工程との間に、

◎中間膜厚のゲート絶縁膜を形成する領域上のゲート絶 縁膜をエッチング除去する工程と、

②前記耐酸化性膜を酸化または酸窒化マスクとして酸化 または酸窒化を行い、前記耐酸化性膜が形成された領域 以外の素子領域上に前記第1の膜厚より厚いシリコン酸 化膜またはシリコン酸窒化膜を形成する工程と、が1回 ないし複数回挿入されることを特徴とする請求項6記載 の半導体装置の製造方法。

程との間に、または、前記第2の工程と前記第(4)の 工程との間に、誘電率が窒化シリコンより高い高誘電率 膜を堆積する工程が挿入されることを特徴とする請求項 6または7記載の半導体装置の製造方法。

【請求項9】 前記第(1)の工程で形成される耐酸化 性膜が窒素含有率が12~57atom%であるシリコ ン窒化膜であって、前記第(3)または前記第2の工程 の酸化または酸窒化が800℃以下の温度で行われると とを特徴とする請求項6~8の何れかに記載の半導体装 置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、絶縁ゲート型の電 界効果トランジスタ(以下、酸化膜以外のゲート絶縁膜 を有するものをも含めてMOSFETと記す)を含んで なる半導体装置に関し、より詳しくは、同一基板上に異 なる膜厚のゲート絶縁膜を有するMOSFETを含む半 導体装置およびその製造方法に関するものである。 [0002]

【従来の技術】DRAMやSRAMとロジック回路、ロ 20 ジック回路内のCPU部と入出力インターフェース部 等、異なる機能の回路や使用する電圧の異なる回路を混 載する場合、同一基板上に異なる構造に設計したMOS FETを形成する必要がある。この場合に、MOSFE Tの用途に応じてゲート電極に加える電圧が異なったり 用途に応じて要求される駆動能力が異なったりすること が多いため、同一基板上にゲート絶縁膜の膜厚を変えて MOSFETを形成することが必要となる。しかし、極 薄でなおかつ異なる膜厚のゲート絶縁膜を再現性よくか つ高精度に形成することは難しく、このことが異なる機 能を混載したLSIを製造する際の重要な技術課題とな っている。

【0003】図6は、異なる膜厚のゲート絶縁膜のMO SFETを同一基板上に形成する従来技術を示す工程順 の断面図である。まず、ウェル40上に素子分離絶縁膜 41をシリコン酸化膜 (SiO2) にて形成し、次に、 素子領域全面に熱酸化によりシリコン酸化膜からなるゲ ート絶縁膜39を形成する〔図6(a)〕。次に、薄い ゲート絶縁膜を形成する領域のゲート絶縁膜のみをフォ トレジスト膜42をマスクとするエッチングにより除去 する(図6(b))。さらに、素子領域全面に熱酸化を 行うと、ゲート絶縁膜が除去された領域には薄いゲート 絶縁膜43が形成され、マスキングされた領域には更に 酸化が行われたことにより厚いゲート絶縁膜44が形成 される。この結果所望の2種類の厚みを持った薄いゲー ト絶縁膜と厚いゲート絶縁膜が形成される〔図6

(c))。さらに、前記薄いゲート絶縁膜と厚いゲート 絶縁膜の上にポリシリコン、窒化タングステン、タング ステンの3層構造 (W/WN/Poly.Si) のゲー 【請求項8】 前記第(3)の工程と前記第(4)の工 50 ト電極45を形成し、最後にソース・ドレイン領域46

(3)

を形成する〔図6(d)〕。

[0004]

【発明が解決しようとする課題】しかしながら、エッチングおよび再酸化を用いたこの手法では、例えば微細化が行われた3nmより薄いゲート絶縁膜を有するトランジスタと、6nm程の厚いゲート絶縁膜を有するトランジスタを同じウェハ上に形成する場合のように、大きな膜厚差の絶縁膜を安定して得ることが難しい。しかも、3種類の膜厚のゲート絶縁膜を同じウェハ上に形成する場合、更に膜厚の制御性が悪くなるという問題が発生す 10 る。

3

【0005】また、大きな膜厚差のゲート絶縁膜を有する電界効果トランジスタを同じウェハ上に形成する場合、次の問題が起こる。駆動能力を高めるためにゲート絶縁膜厚を薄くすると、pチャネルMOSFET(以下、pMOSFETと記す)におけるボロンの突き抜け問題が顕著に生じるため、ゲート絶縁膜へ窒素を導入する必要性が生じる。しかし、ゲート絶縁膜へ窒素を導入した場合、窒素を導入しないゲート絶縁膜を用いた場合よりエッチングおよび再酸化の制御性が悪くなり、異な 20 る膜厚のゲート絶縁膜を安定して形成することが更に難しくなる。

【0006】上述したように、駆動能力を高めるべくゲート絶縁膜を薄くしたpMOSFETではボロン突き抜け対策として窒素添加ゲート絶縁膜やゲート窒化膜が用いられるが、一方、厚いゲート絶縁膜を用いるトランジスタでは、ゲートリーク電流が流れず、また絶縁膜耐圧や長期信頼性が高いゲート酸化膜を使用することがより適している。而して、近年、ゲート絶縁膜にTa、O。やTiO、などの高誘電率膜を使用することが試みられているが、これらの高誘電率膜は熱酸化や熱窒化より膜厚制御性のよくない成膜法により形成されるため、高誘電率膜によって膜厚の異なるゲート絶縁膜を形成することは困難である。

【0007】本発明の主な目的は、同一基板上に2種類以上の安定した膜厚のゲート絶縁膜を有するMOSFE Tを含む半導体装置およびその製造方法を提供することにある。また、本発明の他の目的は、高誘電率膜を使用した場合にも膜厚の制御性よく異なる膜厚のゲート絶縁膜を形成しうるようにすることである。

[0008]

【課題を解決するための手段】上記の目的を達成するため、本発明によれば、同一基板上にそれぞれ異なる膜厚のゲート絶縁膜を有する複数の電界効果トランジスタが形成された半導体装置において、膜厚が最も薄いゲート絶縁膜はシリコン基板に直接接する耐酸化性膜を含んで形成され、それ以外の膜厚のゲート絶縁膜はシリコン酸化膜またはシリコン酸窒化膜を含んで形成されていることを特徴とする半導体装置、が提供される。

【0009】また、上記の目的を達成するため、本発明 50

によれば、複数の素子領域内にそれぞれ異なる膜厚のゲート絶縁膜を有する電界効果トランジスタを含む半導体 装置の製造方法であって、(1)複数の素子領域にそれ ぞれ薄い第1の膜厚の耐酸化性膜を形成する工程と、

- (2) 薄いゲート絶縁膜を形成する素子領域上を除く領域の前記耐酸化成膜をエッチング除去する工程と、
- (3)前記耐酸化性膜を酸化または酸窒化マスクとして 酸化または酸窒化を行い、前記耐酸化性膜が形成された 領域以外の素子領域上に前記第1の膜厚より厚いシリコ ン酸化膜またはシリコン酸窒化膜を形成する工程と、
- (4) 導電膜を堆積しこれをパターニングして複数の素子領域にゲート電極を形成する工程と、(5) 複数の素子領域内にそれぞれソース・ドレイン領域を形成する工程と、を有することを特徴とする半導体装置の製造方法、が提供される。

[0010] [作用] 本発明による半導体装置は、薄い膜厚のゲート絶縁膜にシリコン窒化膜などの耐酸化性膜を用い、厚い膜厚のゲート絶縁膜をシリコン酸化膜または窒素濃度の低いシリコン酸窒化膜で構成することを特徴としている。よって、薄いゲート絶縁膜は、ボロン突き抜けを抑制し、良好な駆動能力を得ることができる。また、シリコン窒化膜は、シリコン酸化膜より誘電率が高いため、同じ電流駆動能力を得ようとした場合シリコン酸化膜を用いるより厚いゲート絶縁膜に設計することができる。その結果、トンネル電流等のゲートリーク電流を抑制することができる。また、厚いゲート絶縁膜にシリコン酸化膜若しくは窒素濃度の低いシリコン酸窒化膜を用いることにより、耐圧や経時劣化に関して信頼性が向上し、さらにゲートリーク電流特性も良くなる。

【0011】本発明によるゲート絶縁膜の形成方法は、まず、薄い膜厚のゲート絶縁膜として耐酸化性の高い耐酸化性膜を形成し、次に、薄い膜厚のゲート絶縁膜が持つ強い耐酸化性を利用して厚い膜厚のゲート絶縁膜部のみをシリコン酸化で形成するため、それぞれの膜厚を一度の成膜で形成するととができ膜厚制御性がよい。

【0012】 【発明の実施の形態】次に、図面を参照して本発明の実施の形態について説明する。図1は、本発明の第1の実施の形態を示す断面図である。図1に示されるように、ウェル1は素子分離絶縁膜3により複数の素子領域に分離されている。本実施の形態の半導体装置においては、薄い膜厚のゲート絶縁膜6はシリコン窒化膜(Si, N)などの耐酸化性膜を用いて形成し、厚い膜厚のゲート絶縁膜4はシリコン酸化膜または窒素濃度の低いシリコン酸窒化膜にて形成する。さらに前記薄いゲート絶縁膜6と厚いゲート絶縁膜4の上にはポリシリコン、窒化タングステン、タングステンの3層構造のゲート電極5が形成され、ウェル1内にはゲート電極5を挟んでソース・ドレイン領域2が形成されている。

50 【0013】図2(a)~(d)は、本発明の第1の実

施の形態の製造方法を示す工程順の断面図である。ウェ ル8上に素子分離絶縁膜9を形成して複数の素子領域に 分離した後、各素子領域上に耐酸化性の高い薄いゲート 絶縁膜7を形成する〔図2(a)〕。この工程により形 成されたゲート絶縁膜7は高い耐酸化性を有していると とが要求される。ととで、高い耐酸化性とは後の熱酸 化、熱酸窒化工程において膜厚が変化しないことであ る。そのために、例えば、シリコン窒化膜でゲート絶縁 膜7を形成した場合には、窒素濃度は12~57ato m%の範囲内に入るようにコントロールされる。次に、 薄いゲート絶縁膜を形成する領域上にフォトレジスト膜 10を形成し、これをマスクとしてウェットエッチング により、厚いゲート絶縁膜を形成する領域のゲート絶縁 膜7を除去する〔図2(b)〕。更に酸化または酸化と 窒化を組合せた方法により、厚いゲート絶縁膜11を形 成する〔図2(c)〕。この工程では、薄いゲート絶縁 膜7の膜厚が変化することのない800℃以下の条件に て熱酸化または熱酸窒化が行われる。また、形成された 酸化膜、酸窒化膜膜質を確保するために、窒素の含有a tom%は5以下に抑えられる。最後に、ゲート絶縁膜 20 上にゲート電極12を形成し、シリコン基板内にソース ・ドレイン領域13を形成する〔図2(d)〕。

【0014】図3は、本発明の第2の実施の形態を示す 断面図である。図3に示されるように、ウェル17の表 面領域にはソース・ドレイン領域18と素子分離領域1 9とが形成され、ウェル上にはゲート絶縁膜15、20 とゲート電極14が形成されている。本実施の形態の図 1に示した第1の実施の形態と相違する点は、薄い耐酸 化性膜15 a および厚い酸化性膜20 a 上部に酸化タン タル (Ta,O,) などからなる高誘電率膜16が形成さ れ、それぞれの領域に、薄い積層ゲート電極15、厚い 積層ゲート電極20が形成されている点である。従来、 高誘電率膜をゲート絶縁膜に用いた場合、高誘電率膜の 加工が難しいため、異なる膜厚のゲート絶縁膜を形成す るととが困難であった。本発明によれば、高誘電率膜1 6の膜厚を変えることなく、薄い耐酸化性膜 15 a およ び厚い酸化性膜20aの膜厚を変えることにより、異な る膜厚のゲート絶縁膜を形成することができる。また、 薄い耐酸化膜性膜15 a および厚いゲート酸化性膜20 aは高誘電率膜16の下層バリア膜にもなる。

【0015】図4(a)~(e)は、本発明の第2の実施の形態の製造方法を示す工程順の断面図である。ウェル22上に素子分離絶縁膜23を形成して素子領域を区画した後、各素子領域に耐酸化性膜21aを形成する〔図4(a)〕。次に、薄いゲート絶縁膜を形成する領域上をフォトレジスト膜24にて被覆し、これをマスクとしてウェットエッチングにより、厚いゲート絶縁膜を形成する領域の該耐酸化膜21aを除去する〔図4

(b)]。更に酸化または酸化と窒化を組合せた方法により、厚い酸化性膜25aを形成する〔図4(c)〕。

次に、酸化タンタルなどにより高誘電率膜26を基板上全面に堆積して、薄い積層ゲート電極21と厚い積層ゲート電極25を形成した〔図4(d)〕後、高誘電率膜26上にW/WN/poly.Siなどの積層膜を堆積してれをパターニングしてゲート電極27を形成し、ウェル22上にソース・ドレイン領域28を形成する〔図4(e)〕

【0016】図5(a)~(f)は、本発明の第3の実 施の形態の製造方法を示す工程順の断面図である。先の 第1、第2の実施の形態では、2つの異なる膜厚のゲー ト絶縁膜を形成していたが、本実施の形態では、3つの 異なる膜厚のゲート絶縁膜を形成する。ウェル30の表 面に素子分離絶縁膜31を形成して複数の素子領域に分 離した後、各素子領域に薄い耐酸化性のゲート絶縁膜2 9を形成する〔図5 (a)〕。次に、薄いゲート絶縁膜 を形成する領域上をフォトレジスト膜32にて被覆し、 これをマスクとしてウェットエッチングにより、厚いゲ ート絶縁膜と中間の厚さのゲート絶縁膜を形成する領域 のゲート絶縁膜29を除去する〔図5(b)〕。次に、 酸化または酸化と窒化を組合せた方法によりゲート絶縁 膜33を形成する〔図5(c)〕。次に、薄いゲート絶 縁膜を形成する領域と厚いゲート絶縁膜を形成する領域 とをフォトレジスト膜34にて被覆し、これをマスクと して中間の厚さのゲート絶縁膜を形成する領域のゲート 絶縁膜33をウェットエッチングにより除去する〔図5 (d))。更に、酸化または酸化と窒化を組合せた方法 により、中間の厚さのゲート絶縁膜36を形成する。と のとき、薄いゲート絶縁膜の膜厚は変わらないが、ゲー ト絶縁膜33は更に酸化または酸化と窒化が行われ、厚 いゲート絶縁膜35が形成される〔図5(e)〕。最後 に、ゲート絶縁膜上に導電膜を形成しこれをバターニン グしてゲート電極37を形成し、ウェル30内にソース ・ドレイン領域38を形成する〔図5(f)〕。

[0017]【実施例】図2を参照して、第1の実施例について説明 する。シャロートレンチ法によりシリコン酸化膜からな る350nm厚の素子分離絶縁膜9を形成して素子領域 を分離した後、残留酸素0.1ppm以下の高純度窒素 中を用い1100℃にて熱窒化を行い、薄いゲート絶縁 膜7となる膜厚2 n mのシリコン窒化膜を形成した〔図 2 (a)]。フォトレジスト膜10をマスクとしてホッ ト燐酸を用いて厚いゲート絶縁膜を形成する領域のシリ コン窒化膜 (薄いゲート絶縁膜7)を除去した〔図2 (b)]。次に、厚いゲート酸化膜11を乾燥酸素を用 いた780°Cの熱酸化によりシリコン酸化膜を膜厚4n m成長させて形成した〔図2(c)〕。合計膜厚が35 nmとなるポリシリコン、窒化タングステン、タングス テン積層膜を堆積し、これをパターニングしてゲート電 極12を形成し、リン (P) のイオン注入を行ってソー 50 ス・ドレイン領域 1 3 を形成した〔図2(d)〕。

【0018】本実施例による製造方法では、薄いゲート 絶縁膜7は、耐酸化性が強いため、熱酸化の際に膜厚は 増えず初期に決定した膜厚である。また、厚いゲート絶 縁膜11は、一度の酸化で形成する。薄いゲート絶縁膜 および厚いゲート絶縁膜をそれぞれ一度で形成するた め、両膜厚を安定して形成することができる。更に、薄 いゲート絶縁膜7はシリコン窒化膜であるため、pMO SFETのボロンの突き抜けを抑制する効果がある。ま た、厚いゲート絶縁膜11はシリコン酸化膜であるた め、耐圧や経時劣化に関して信頼性が髙い。更に、本実 10 施例による製造方法では、ゲート絶縁膜7を燐酸で除去 する際〔図2(b)〕、ゲート絶縁膜7はシリコン窒化 膜であり、素子分離絶縁膜9はシリコン酸化膜であるた め、素子分離絶縁膜9の目減りを抑制できるという利点 も得られる。

【0019】次に、図4を参照して第2の実施例につい て説明する。素子分離絶縁膜23を膜厚350nmのシ リコン酸化膜で形成し、耐酸化性膜21aとなるシリコ ン窒化膜を、高純度のアンモニアガスを用いた、110 0℃の直接窒化により膜厚2nmの膜厚に形成した〔図 20 4 (a)]。フォトレジスト膜24をマスクとして、厚 いゲート絶縁膜を形成する領域の該耐酸化性膜21aを ホット燐酸を用いてウェットエッチングにより除去した [図4(b)]。酸素80モル%、アンモニア20モル %の混合ガスを用い、780℃の熱酸窒化により厚い酸 化性膜25 a となるシリコン酸窒化膜を4 n mの膜厚に 形成した〔図4(c)〕。高誘電率膜26となる膜厚4 nmのTa, O, をCVD法を用いて堆積し、Ta, O ,の酸素欠損を補う熱処理を行って、薄い積層ゲート絶 縁膜21と厚い積層ゲート絶縁膜25を形成した〔図4 (d)]。次に、合計膜厚が35nmとなるポリシリコ シ、窒化タングステン、タングステン積層膜を堆積し、 これをパターニングしてゲート電極27を形成し、リン (P) のイオン注入を行ってソース・ドレイン領域28 を形成した〔図4(e)〕。

【0020】次に、図5を参照して本発明の第3の実施 例について説明する。シャロートレンチ法により、膜厚 350nmのシリコン酸化膜にて素子分離絶縁膜31を 形成し、薄いゲート絶縁膜29となるシリコン窒化膜を 髙純度のアンモニアガスを用いた1100℃の直接窒化 法により2nmの膜厚に形成した〔図5(a)〕。薄い ゲート絶縁膜を形成すべき領域上をフォトレジスト膜3 2にて覆い、これをマスクとして厚いゲート絶縁膜と中 間の厚さのゲート絶縁膜を形成する領域のシリコン窒化 膜(29)をホット燐酸を用いたウェットエッチングに より除去した〔図5 (b)〕。次に、ゲート絶縁膜33 となるシリコン酸化膜を780℃のスチーム酸化により 3nmの膜厚に形成した〔図5(c)〕。次に、薄いゲ ート絶縁膜を形成する領域と厚いゲート絶縁膜を形成す る領域をフォトレジスト膜34にて被覆し、これをマス 50

クとしてバッファード弗酸を用いたウェットエッチング により中間の厚さのゲート絶縁膜を形成する領域のゲー ト絶縁膜33を除去した〔図5 (d)〕。次に、中間の 厚さのゲート絶縁膜36となるシリコン酸化膜を780 °Cのスチーム酸化法により4nmの膜厚に形成した〔図 5 (e)]。このとき、ゲート絶縁膜33は更に酸化が 行われ、膜厚6 n m のシリコン酸化膜である厚いゲート 絶縁膜35が形成される。その後、先の実施例と同様の 方法によりゲート電極37とソース・ドレイン領域38 を形成した〔図5(f)〕。

【0021】同一ウェハ上に3つの異なる膜厚のゲート 絶縁膜を形成する場合、膜厚を髙精度に制御することが 難しい。本実施例においては、薄いゲート絶縁膜29は シリコン窒化膜にて形成し、厚いゲート絶縁膜35およ び中間の厚さのゲート絶縁膜36は、シリコン酸化膜に て形成した。ゲート絶縁膜が厚い場合、エッチングと再 酸化で安定して、しかも異なる膜厚のシリコン酸化膜を 形成できる。さらに薄いゲート絶縁膜29は耐酸化性の シリコン窒化膜であるため、2回の熱酸化を経ての膜厚 が変わることがなく、かつpMOSFETのボロンの突 き抜けを抑制する効果がある。また、厚いゲート絶縁膜 35 および中間の厚さのゲート絶縁膜36はシリコン酸 化膜であるため、耐圧や経時劣化に関して信頼性を髙く することができる。

【0022】以上好ましい実施例、実施の形態について 説明したが、本発明は、これら実施の形態、実施例に限 定されるものではなく、発明の要旨を変更しない範囲内 において、適宜の変更が可能なものである。例えば、第 2の実施の形態と第3の実施の形態とを組み合わせて、 高誘電率膜を有する3つの膜厚の異なるゲート電極を形 成するようにしてもよい。また、第3の実施の形態の製 造方法を拡張して、4つ以上の異なる膜厚のゲート絶縁 膜を形成するようにしてもよい。

[0023]

40

【発明の効果】以上説明したように、本発明の半導体装 置は、薄い膜厚のゲート絶縁膜をシリコン窒化膜などの 耐酸化性膜にて形成し、厚い膜厚のゲート絶縁膜をシリ コン酸化膜またはシリコン酸窒化膜にて形成するもので あるので、同一基板上に2種類以上の安定した膜厚のゲ ート絶縁膜を形成することが可能になる。さらに、薄い ゲート絶縁膜はシリコン窒化膜であるため、pMOSF ETのボロンの突き抜けを抑制する効果がある。またシ リコン窒化膜は、シリコン酸化膜より誘電率が高いた め、同じ電流駆動能力を得ようとした場合厚く設計する ことができ、トンネルによるゲートリーク電流を抑制す ることができる。また、厚いゲート絶縁膜は基本的にシ リコン酸化膜であるため、耐圧や経時劣化に関して信頼 性が高い。更に、薄いゲート絶縁膜を燐酸で除去する 際、素子分離絶縁膜はシリコン酸化膜であるため、素子 分離絶縁膜の目減りを抑制することができる。また、膜 (6)

特開2001-284463

10

厚の異なる絶縁膜上に高誘電率膜を積層した実施例によ れば、高誘電率膜を用いた異なる膜厚のゲート絶縁膜を 形成することが容易となり、同時に髙誘電率膜の下層バ リア膜を形成することができる。

【図面の簡単な説明】

【図1】 本発明の第1の実施の形態を説明するための 半導体装置の断面図。

【図2】 本発明の第1の実施の形態、第1の実施例の 工程順の断面図。


【図3】 本発明の第2の実施の形態を説明するための 10 半導体装置の断面図。

本発明の第2の実施の形態、第2の実施例の 【図4】 工程順の断面図。

本発明の第3の実施の形態、第3の実施例の 【図5】 工程順の断面図。

【図6】 従来例の工程順の断面図。

[図1]



- ウェル
 ソース・ドレイン領域
 素子分離絶縁膜
 厚いゲート絶縁膜
 ゲート電極

- 薄いゲート絶縁膜

(図1)

*【符号の説明】

1、8、17、22、30、40 ウェル

2、13、18、28、38、46 ソース・ドレイン 領域

3、9、19、23、31、41 素子分離絶縁膜

4、11、35、44 厚いゲート絶縁膜

5、12、14、27、37、45 ゲート電極

6、7、29、43 薄いゲート絶縁膜

10、24、32、34、42 フォトレジスト膜

15、21 薄い積層ゲート絶縁膜

15 a、21 a 薄い耐酸化性膜

16、26 高誘電率膜


20、25 厚い積層ゲート絶縁膜

20a、25a 厚い積層ゲート絶縁膜


33、39 ゲート絶縁膜


36 中間の厚さのゲート絶縁膜

【図2】



【図3】






(8)

特開2001-284463





39 ゲート絶縁膜 40 ウェル 41 衆子分離絶緑膜 42 フォトレジスト膜

43 薄いゲート絶縁度 44 厚いゲート絶縁膜 45 ゲート電極 46 ソース・ドレイン領域

(図6)

フロントページの続き

(51)Int.Cl.'

識別記号

FΙ HO1L 27/08 テーマコート' (参考)

102C

HO1L 21/318

27/10

461

Fターム(参考) 4M104 BB01 CC05 EE03 EE12 EE14

EE16 EE17 FF13

5F048 AA05 AA07 AB01 AB03 AB06

AB07 AC01 BB05 BB09 BB11

BB12 BB13 BB16 BB17 BG14

5F058 BA06 BA20 BC02 BC03 BC08

BC11 BF02 BF55 BF62 BF64

BJ01

5F083 GA27 JA05 JA06 JA32 JA39


JA40 NA01 PR05 PR15 PR36


ZA12

'04 10/12 09:39 FAX 042 327 7701

(7)

特開2001-284463






- 21 薄い積層ゲート絶縁膜 21a 薄い耐酸化性膜 22 ウェル
- 23 素子分解絶縁膜
- 24 フォトレジスト膜
- 25 厚い積層ゲート絶録膜 25a 厚い積層ゲート絶縁膜
- 26 高誘電平膜 27 ゲート管板 28 ソース・ドレイン領域

(図4)

[図5]

→ USAN



25a : silicon oxynitride film 26 : high dielectric film

21a : silicon nitride film

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| BLACK BORDERS
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
| FADED TEXT OR DRAWING
| BLURRED OR ILLEGIBLE TEXT OR DRAWING
| SKEWED/SLANTED IMAGES
| COLOR OR BLACK AND WHITE PHOTOGRAPHS
| GRAY SCALE DOCUMENTS
| LINES OR MARKS ON ORIGINAL DOCUMENT
| REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER: __

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.